فرایند ۶۵ نانومتر

فرایند ۶۵ نانومتر گره لیتوگرافی پیشرفته است که در ساخت نیم‌رسانا سیماس (ماسفت) استفاده می‌شود. پهنای باند خطوط چاپی (یعنی طول گیت ترانزیستور) می‌توانند به حداقل ۲۵ نانومتر برسند به‌طور اسمی فرایند ۶۵ نانومتر، در حالی که گام بین دو خط ممکن است از ۱۳۰ نانومتر بیشتر باشد[1] برای مقایسه، ریبوزوم‌های سلولی حدود ۲۰ نانومتر است انتها به انتها. یک کریستال سیلیکون بدنه دارای ثابت شبکه ۰٫۵۴۳ نانومتر است، بنابراین حدود چنین ترانزیستورهایی ۱۰۰ اتم هست. توشیبا و سونی فرایند ۶۵ نانومتر را در سال ۲۰۰۲ اعلام کردند،[2] قبل از شروع فوجیتسو و Toshiba در سال ۲۰۰۴،[3] و سپس تی‌اس‌ام‌سی تولید را در سال ۲۰۰۵ آغاز کرد.[4] تا سپتامبر ۲۰۰۷، اینتل، ای‌ام‌دی یونایتد مایکروالکترونیکس کورپوریشن (UMC)، آی‌بی‌ام و Chartered نیز تراشه‌های ۶۵ نانومتر تولید می‌کردند.

ضخامت گیت، یکی دیگر از ابعاد مهم، به اندازه ۱٫۲ نانومتر (Intel) کاهش می‌یابد. فقط چند اتم قسمت «کلید» ترانزیستور را عایق می‌کند و لذا باعث می‌شود که بار از طریق آن جریان یابد. این اثر نامطلوب، نشت، ناشی از تونل‌زنی کوانتومی است. شیمی جدید دی الکتریک‌های گیت با نفوذپذیری بالا باید با تکنیک‌های موجود، از جمله بایاس زیرلایه و ولتاژ آستانه چندگانه، ترکیب شود تا با جلوگیری از نشت از مصرف توان جلوگیری شود.